Method of manufacturing a perovskite thin film dielectric

Patent Number:

□ US5618761

Publication date:

1997-04-08

Inventor(s):

EGUCHI KAZUHIRO (JP); IMAI KEITARO (JP); KIYOTOSHI MASAHIRO (JP)

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP)

Requested Patent:

□ JP8139043

Application Number: US19950526387 19950911

Priority Number(s):

JP19940221446 19940916; JP19950050104 19950309

IPC Classification:

H01L21/02

EC Classification:

H01L21/02B3B, H01L21/8242B2, H01L21/8242B6

Equivalents:

DE19534082, JP3152859B2, KR269851

Abstract

Disclosed is a method of manufacturing a semiconductor device, comprising the step of forming a dielectric thin film on a semiconductor layer, the dielectric thin film being made of a compound represented by the general formula (1) given below: ABO3 (1) where "A" is at least one element selected from the group consisting of Ca, Ba, Sr, Pb and La, and "B" is at least one element selected from the group consisting of Zr and Ti, The dielectric thin film being formed by a chemical vapor deposition under a pressure of 400 Torr or less and a temperature of 1,000 DEG C. or less by using a raw material gas containing a complex compound of element A with a beta -diketone, a complex compound of element B with a beta -diketone, and an oxidizing agent.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平8-139043

(43)公開日 平成8年(1996)5月31日

(51) Int.Cl. ⁸	識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 1 L 21/205						
21/314	Α					
21/316	В					
27/108						
		7735-4M	HOIL	27/ 10	651	
	•	審查請求	未請求 請求項	頁の数7 OL (全 14 頁)	最終質に続く
(21)出願番号	特顧平7 -50104		(71)出顧人	000003078		-
				株式会社東芝		
(22)出顧日	平成7年(1995)3月9日			神奈川県川崎市	幸区堀川町7	2番地
			(72)発明者	江口 和弘		
(31)優先権主張番号	特膜平6-221446			神奈川県川崎市	幸区小向東	芝町1番地 株
(32)優先日	平6 (1994) 9月16日	3		式会社東芝研究	開発センタ-	一内
(33) 優先権主張国	日本(JP)		(72)発明者	清利 正弘		
				神奈川県川崎市	幸区小向東	芝町1番地 株
				式会社東芝研究	男発センタ~	一内
			(72)発明者	今井 馨太郎		
				神奈川県川崎市	幸区小向東	芝町1番地 株
				式会社東芝研究	男発センタ-	一内
			(74)代理人	弁理士 鈴江 計	松	

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【構成】Ca、Ba、Sr、PbおよびLaからなる群より選ばれる少なくとも1種の元素、およびZrおよびTiからなる群より選ばれる少なくとも1種の元素のBジケトン錯体化合物、並びに酸化剤を原料とする化学気相成長法を用いるととにより、400Torr以下の圧力下、1000°C以下の温度において、反応律速条件で誘電体薄膜を形成する。

【効果】より誘電率が高い誘電体薄膜を、段差のある複雑な形状の基板上に均一に形成することができ、より集積度の高い半導体装置を製造することができる。

小さいため、電圧印加時にリーク電流が流れやすい。こ のため、DRAMのキャパシタに使用する際に、必要な キャパシタ容量を確保するために薄膜化すると、リーク 電流が過大になるという問題がある。また、ペロブスカ イト結晶構造を有する高誘電体膜は、薄膜化すると誘電 率が低下する性質があるので、せっかく薄膜化しても。 その割にはキャパシタ容量が増加しないという問題があ る。従って、上記の高誘電体材料をキャパシタ絶縁膜に 用いる場合でも、それだけでは十分なキャバシタ容量を 得ることはできず、やはりトレンチキャパシタ技術およ。10。一な膜厚を得ることができない。従って、供給律速下で びスタックトキャパシタ技術と同様の立体構造を併用す る必要がある。

【0009】立体構造を併用する場合には、凹凸を有す る表面上に良好なステップカバレージで高誘電体薄膜を 形成しなければならない。ところが、上記高誘電体薄膜 の形成に従来用いられているスパッタリングは、ステッ プカバレージに劣る。従って、立体構造を併用するため には、スパッタリングではなく、ステップカバレッジに 優れた化学的気相成長法(CVD法)によって上記高誘 電体薄膜を形成することが必要とされる。ところが、複「20」T:〇,、PZT等の薄膜をキャパシタ-絶縁膜とする 合酸化物である上記の高誘電体材料からなる均一な膜厚 の薄膜を、段差のある基板上に良好なステップカバレッ ジで形成できるようなCVD法は知られていない。この ため、これらの高誘電体薄膜をキャバシタ絶縁膜に用 い、且つ立体構造を併用することは困難であり、その結 果、SiO、やSi、N、の蓄積容量膜を用いた半導体 装置ほど集積度の高い半導体装置は未だ得られていな い。との問題について、より詳細に説明すれば次の通り である。

成する際には、有機金属を原料とするMOCVD (metal organic CVD) 法が採用される。上記ペロブスカイト結 晶構造を有する高誘電体材料も金属酸化物であるが、複 数種類の金属酸化物からなっているため、その薄膜をM OCVD法で形成する場合には次のような問題がある。 即ち、所望の高い誘電率をもった薄膜を得るためには、 ペロブスカイト型の結晶構造を乱れなく形成することが、 不可欠であり、これを達成するためには、結晶組成の化 学量論比からのずれを土10%以下におさえる必要があ る必要がある場合、MOCVDは、薄膜の堆積速度が供 給律速になる条件下で行われる。供給律速の条件下では、 原料の熱分解反応が速いので、原料の供給量に比例した。 堆積量が得られる。従って、このような供給律速下のC VDにおいて、失々の原料の供給量を精密に制御するこ とによって、堆積される複合酸化物の組成を精密に制御 することができる。各原料についての供給量の制御は、 原料温度。原料容器圧力、原料ハブリングガス流量等の CVD条件を精密に制御することによって制御すること ができる。このような方法は Ba、Sr.,、TiO, 50 0 Torr以下の圧力下において、1000℃以下の温度で行わ

等の誘電体薄膜およびYBa、Cu」〇: 3等の高温超 電導体膜の形成に用いられている。

【0011】ととろが、上記のような供給律速の下での CVDでは精密な組成制御は可能となるが、次の理由に よってステップカバレージに劣る。即ち、このような供 給津速条件下では、原料が基板に到達すると、基板表面 に十分に広がることなく直ちに分解反応を起こして堆積 してしまう。そのため、トレンチ構造のように原料が到 達し易い部分と到達し難い部分が存在する場合には、均 のMOCVDは、トレンチキャパシタ及びスタックトキ ャパシタのような立体構造を併用するという目的には適 合せず、ギガビット世代に対応するための技術にはなり 得ない。

[0012]

【発明が解決しようとする課題】本発明は上記事情に鑑 みてなされたものであり、その課題は、従来用いられて いるSiO、、Si, N、等よりも誘電率が高い高誘電 体化合物の薄膜、即ち、SrTiO,、Ba, Sr, ,, 半導体装置を製造する際に、これら高誘電体薄膜を基板 上に均一な膜厚で形成することができ、特に、段差のあ る基板上にも良好なステップカバレッジで形成できる方 法を提供することである。このような方法によって、高 誘電体薄膜をキャパシタ絶縁膜として用いると同時に、 トレンチキャパシタ及びスタックトキャパシタのような 立体構造を併用することが可能となり、ひいてはより集 積度の高い半導体装置を製造することが可能になる。 [0013]

【0010】一般に、金属酸化膜をCVD法によって形 30 【課題を解決するための手段】発明者らは、鋭意研究の 結果、SrTiO,、Ba, Sr, * TiO,、PZT 等のような高誘電体薄膜であっても、特定の原料を選択 すると共に、原料が気相中で分解することなく基板表面 に到達、且つ該表面上に十分に広がるようにしてCVD を行えば、段差のある基板表面上にも均一な膜厚を有す る薄膜を形成できることを見出し、この発明を完成する に至った。

【0014】すなわち、この発明による半導体装置の製 造方法は、半導体層上に、下記の一般式(1)で表わさ る。とのような複台酸化物膜の精密な組成制御を達成す 40 れる化合物からなる誘電体薄膜を形成する工程を具備し た半導体装置の製造方法であって、

ABO, (1)

(ここで、AはCa Ba Sr、PbおよびLaから なる群より選ばれる少なくとも1種の元素であり、Bは ZrおよびTiからなる群より選ばれる少なくとも1種 の元素である)

前記誘電体薄膜の形成は、前記元素Aの8ジケトン錯体 化合物と、前記元素Bのβジケトン錯体化合物と、酸化 剤とを含む原料ガスを用いた化学気相成長法により、40

aのようなIIa族の元素に関しては、このような温度領 域で成膜を行うと、薄膜表面の平滑性が著しく悪化す る。とのような表面の平滑性に劣る薄膜は、LSIのキ ャパシタ絶縁膜としては適さない。

【0029】そこで、発明者等はその原因を追及した結 果、次に述べるように、有機金属原料は上記の反応律速 の条件下においても一部が気相で分解を起こし、これが、 平滑性を劣化させる原因であることを発見した。一般式 ABO、における元素A、即ちSr、BaのようなIIa 族の元素について説明すると、これら元素のDPM錯体 10 度に依存して変化する。図示のように、成膜温度が60 には個々の錯体に特有の分解温度Tcが存在する。例え ば、Sr(DPM),の気相中における分解温度Tcは 図4に示す通りである。なお、図示のように、この場合 のTcは酸化剤条件に依存して変化する。何れにして も、Tcより高い温度領域においては Sr(DPM) , は基板表面に達する前に気相中で分解してしまう。そ の結果、図5に示すように 気相分解により形成された る粒子2が基板1の表面に付着し、その上に良好な被覆 性で高誘電体膜3が堆積することになる。これが、薄膜 表面の平滑性を悪化させる原因である。

【0030】従って、本発明の好ましい態様において は、このような有機金属の気相分解を防止するために、 高誘電率薄膜を形成するためのCVDを反応律速の条件 下で行うだけでなく、原料として使用する全ての有機金 属化合物のTcよりも低い温度でCVDを行なう。これ によって、良好なステップカバレッジを得るだけでな く、高誘電体薄膜表面の平滑性を向上することができ る。なお、上記の分解温度Tcは成膜温度以外の条件に も依存し、例えば成膜時における成膜チャンバー内の圧 て各有機金属化合物の分解温度Tcを求めた上で、これ らT cよりも低い温度で成膜を行う。

【0031】(3)次に、本発明における更に別の好ま しい態様について説明する。この態様においては、前記 元素B(Zrおよび/またはTr)のβジケトン錯体の 供給量を、モル比で、前記元素A(Ca、Ba、Sr、 PbまたはLa)のβジケトン錯体の供給量の5倍以上 になるように制御する。この構成によって、成膜温度を 低温化して反応律連の条件下でCVDを行なう場合に とし、結晶性に優れた高品質な高誘電体薄膜を形成する ととができる。その作用を以下に説明する。

【0032】既述のように、SェTi0。またはPbZ r. Ti...O. 等のようなペロブスカイト結晶構造を 有する高誘電体では、結晶構造がベロブスカイト構造を とったときにのみ所望の高い誘電率を得ることができ る。従って、所望の高誘電率を得るためには、これら複 合酸化物における各金属元素の比率を化学量論比:10. %以内に制御して、ベロファカイト結晶構造とすること

は、図6に示すような組成依存性を示す。図示のよう に、Sr/(Sr+Ti)が0.5の化学量論比であれ ば、約550の誘電率が得られる。しかし、この比率が 化学量論比から大きくずれ、ペロブスカイト結晶構造を 取れなくなると 30程度の誘電率しか得られない。

【0033】一方、原料ガニ中のSr/(Sr+Ti) 比がり、5になるように原料を供給しながら、CVDに よってチタン酸ストロンチウムを成膜すると、図7に示 すように、堆積膜中のSr, (Sr+Ti)比は成膜温 O'Cの場合は、金属酸化膜中のSェ/(Sェ+Ti)比 はり、5となり、良好な結晶性が得られる。ところが、 本発明に従って良好なステップカバレッジを得るために 成膜温度を低下させると、チタンの比率が低下し、良好 な結晶性は得られなくなってしまう。この現象は、チタ ン原料とアルカリ土類金属原料とが低温で気相中に併存 していると、チタン原料単体の分解が抑制されてしま い、以下のような反応が支配的になることが原因であ る.

【0034】即ち、アルカリ土類金属原料としてSェ (DPM),を用い、チタン原料としてTiO(DP M) , を用いると、

 $m \cdot Sr (DPM)$, + TiO(DPM), \rightarrow SrmTi-R

[但し、Rは有機基である。] のような反応が生じる。

【0035】理想的な結晶組成が得られるのは、m=1の場合である。このような理想的な反応が支配的になる ための条件は、成膜温度などの条件によって異なる。発 力によっても変化する。従って、実際の成膜条件に則し、30、明者等は鋭意研究を行った結果。本発明に従う反応律速 の条件でのCVDにおいては、アルカリ土類原料の供給 量に対するチタン原料の供給量の比が、モル比で5以上 のときに、上記理想的な反応が支配的になることをつき 止めた。なお、この原料供給量のモル比は各原料の分圧 比に等しい。

【0036】従って、前記元素A(Ca、Ba、Sr、 Pbおよび/またはLa)のβジケトン錯体の供給量に 対する前記元素B(Z_{Γ} および/または T_{1})の β シケ トン錯体の供給量を、モル比で5倍以上になるように制 も、高誘電体薄膜における金属元素組成を好ましい比率 40 御すれば、反応律速の条件下でのCVDで高誘電率薄膜 を形成する際にも、良好なペロブスカイト結晶構造およ び所望の高誘電率を有し、且つ絶縁性に優れた薄膜を形 成することかできる。

[0037]

【実施例】以下、この発明の実施例を図面を参照して説 明する。

【10038】実施例1

この実施例では Sr原料としてSr(Ci,Hi,O)) 』を、T 1 原料としてT 1 O (C; H,,O))」をそれ が必要である。例えばチタン酸ストロンチウムの誘電率 50 それ用い、さらに酸化剤として①。を用いて、成長温度 70%であった。

【0046】さらに、Tiの原料としてTi(00, H). ,)。を用い、Srの原料は上記と同様にSr(CinH) 1,O,), を用いてSrTiO, 薄膜の形成を行なっ た。この場合、供給律速条件である 600℃で成長させた ときには、図12に示すように、溝側面部の薄膜206 は、平坦部の薄膜205の約30%程度にしか成長しなか った。また、反応律速条件である 450℃で成長させた場 台には、SrOとTiOが分離した島状に成長し、Sr Ti〇、薄膜を得ることはできなかった。

【0047】以上のように、Sェ原料としてSェ (С.1) H₁,O₂), を用い、またTi原料としてTiO(C₁) H.,O.)、を用いることによって、Ti原料としてT i (OC, H,)。を用いた場合には得るととができな いような、優れた段差被覆性を有するSrT1〇、薄膜 を形成することができる。また、成長温度を反応律速条 件となる温度に設定することにより、平坦部の膜厚と溝 側面部の膜厚がほぼ等しいSrTi〇、薄膜を得ること ができる。

【0048】実施例2

Baの原料としてBa(C,,H,,O,),を用い、また Srの原料としてはSr(C11H1,O1),をTiの 原料としてはTiO(C,,H,,O),をそれぞれ用い て実施例1と同様の工程を行うことにより、段差のある Si基板上にBa、Sri、TiO、薄膜を形成した。 【0049】その結果、SrTi0,薄膜の場合と同 様、反応律速となる成長温度 450℃で、平坦部の膜厚と 溝側面部の膜厚とがほぼ等しいBa、Sr;_、TiO。 薄膜を得ることができた。ICP分析によって 組成中 確認された。また、X線回折測定を行うことにより、得 られたBa。、、Sr。、、、TiO、薄膜は多結晶体である ことが確認された。

【0050】また、原料を変えずに、Ba原料容器とS r 原料容器へのキャリアガスの流量を調整することによ り、組成xを変化させてBa、Sr_{1-x} TiO, 薄膜の 形成を行なった。

【0051】その結果、反応律速条件においては、組成 xに係わりなく、基板の平坦部の膜厚と溝側面部の膜厚 とを確認した。

【 0 0 5 2 】実施例 3

前記実施例2の結果を踏まえ、以下の手順により Ba 、Sr₁-x Ti○,薄膜をキャパンタ絶縁膜とするダイ ナミック・ランタム・アクセス・メモリセル (DRAM セル)を作製した。この10RAMセルの断面を図13に 示す。

【0.053】まず、p型シリコン基板301の(10 0:面上に、素子分離を行なうためのフィールト酸化膜 302を形成する。 中に、ケート酸化膜303を形成 50 度で行なわれる。以下、図15および図16を参照し、

し 続いて該ゲート酸化膜上に多結晶シリコンゲート電 極304を形成する。その後、イオン注入法によりソー スおよびドレイン領域305を形成し、続いて層間絶縁 膜として酸化膜306を形成する。以上の工程は一膜の 形成、フォトリソグラフィー法によるバターニング。イ オン注入法等。通常との分野で用いられる方法で行なっ

【0054】次に、トレンチキャパシタのためのトレン チ溝を形成した後。キャパシタの下部電極となるPt膜 10 307を形成する。更に、前記実施例2と同様の方法に より、Pも膜307上に、キャパシタ絶縁膜としてBa 。 ,, S r 。 ,, T i O , 膜 4 0 8 を形成する。 P t 下部電 極307の膜厚は約20nm、Ba。4, Sr。5, TıO。 膜408の膜厚は10nmとした。最後に、Pt膜409 を全面に形成した後、フォトリソグラフィー法によりバ ターニングしてキャパシタの上部電極を形成し メモリ セルを完成する。

【0055】このようにして、本発明による製造方法を 用いることにより、トレンチ構造のような複雑な形状を 20 有する基板上にもBa。,,Sr。,,TiO,からなる蓄 積容量膜を均一に形成することが可能となる。

【0056】上記のようにして製造された、Ba。...S r。、TiO,膜308をキャパシタ絶縁膜とするメモ リセルは、従来の酸化シリコン膜や窒化シリコン膜をキ ャパシタ絶縁膜とし、同様のトレンチ構造を有するメモ リーセルと比較して、約30倍という高い蓄積容量を示し た。このことは、従来のDRAMよりも集積度が30倍程 度高いDRAMを作製し得ることを示唆している。

【3057】実施例4

のxは0.45、Ba+Sr/Ti組成比は1であることが、30 キャパシタ部分にスタック構造を用いることを除いて、 実施例3と同様の手順により、Ba。...Sェンコロ ,膜をキャパシタ絶縁膜とするDRAMセルを作製し た。図8は、この実施例で作成したDRAMセルの断面 構造を示している。同図において 図13と同じ機能部 分には同一の参照番号を付した本発明の製造方法を用い ることにより、スタック構造のような複雑な形状を有す る基板上にも、Bao、、Sro、、TiO、からなるキャ パンタ絶縁膜を均一に形成することが可能となる。

【0058】上記のようにして製造したBa。、Sr がほぼ等しいBa.Sェ、,Ti0,薄膜が得られるこ(40)。,Ti0,膜308をキャパンタ絶縁膜とするメモリ セルは、実施例3のトレンチ構造の場合と同様 従来の 酸化シリコン膜や窒化シリコン膜をキャパシタ絶縁膜と し且つ同様のスタック構造を有するメモリーセルと比較 して、約30倍という高い蓄積容量を示した。

【3059】実施例5

この実施例は、本発明の好ましい態様のうち、商誘電率 キャバシタ絶縁膜の優れた表面平滑性を得る態様に関す る。即も、この実施例におけるGVDプロセスは、原料 に用いる金属化合物の何れの気相分解温度よりも低い温 行い、図15(D)の状態を得る。その後のプロセスは、 次の通りである。

【0072】先ず、スパッタリングを用いてCVD酸化 膜413上に膜厚1μmの酸化ルテニウム膜501を堆 積し、更にその上にCVD酸化膜502を堆積する。次 いで、CVD酸化膜502をバターンニングした後、該 パターンをマスクとして酸化ルテニウム膜501をRI Eで異方性エッチングする。これにより、図17(A) に示すように、DRAMキャパシタの下部電極となる酸 化ルテニウム膜501のパターンを形成する。

【0073】(2)次に、CVD酸化膜パターン502 を除去した後、本発明の好ましい態様を適用して、チタ ン酸ストロンチウムからなるキャパシタ絶縁膜503を 形成する。続いて、CVDを用いて窒化タングステン膜 を堆積し、これをパターンニングすることにより、窒化 タングステン膜からなるプレート電極504を形成す る。この状態を図17(B) に示す。

【0074】キャパシタ絶縁膜503は次のようにして 形成する。原料のSr (DPM) ねよびTiO (DP M), を、恒温槽の中で夫々 215℃および 140℃に維持 20 膜が形成される。 しておき、Aェガスでパブリングしながらコールドウオ ールタイプのCVDチャンバー内に供給する。酸化剤と してはN、Oガスを用いる。原料の供給条件および使用 した装置は、実施例5と同じである。このときのSェ (DPM),の気相中での分解温度は 460℃である。従 って、成膜はこの分解温度よりも低い 440°Cで行う。こ うしてチタン酸ストロンチウム膜418を堆積した後 に、これを酸素雰囲気中において 600℃で30分間アニー ルして結晶化させる。こうして、ステップカバレッジが 良好で且つ表面平滑性に優れた。チタン酸ストロンチウ、30 は、Sr (DPM),が5mmol/m²、TiO(DP ムの高誘電体薄膜からなるキャパシタ絶縁膜が得られ る。ことで、平面平滑性をAMFで評価したところ、表 面の凹凸の高低差が 0.2 nm 以下であった。

【0075】(3)その後、通常のLSI製造プロセス に従ってパッシペーション膜を形成し、必要な敗戦の形 成を行って集積回路を製造する。これらの工程の詳細に ついては説明を省略する。

【0076】実施例7

この実施例は、本発明の好ましい態様のうち、良好なス **うと共に、良好なペロブスカイト結晶構造を維持した高** 誘電率キャバシタ絶縁膜を形成する態様に関する。即 ち、この実施例におけるCVDプロセスは 例えば、S r原料の供給量に対するTi原料の供給量の比を モル 比で5以上に制御して行われる。

【0077】との実施例では、図18に示すCVD装置 を用いてモタン酸ストロンチウムの成膜を行なう。図示 のように、この装置は排気系601、反応容器602お よびガス供給系603からなっている。また、原料とし てはSr(DPM),およびTrD(DPM),を用 $solitize{1}$ 50 を用いてチタン酸ストロンチウムの成膜を行なり。図示

い、酸化剤として〇、を用いる。

【0078】金属原料のSr(DPM)。およびTiO (DPM), は、ステンレフ製の原料容器604,60 5に収納されており、これら容器は夫々が独立に温度制 街可能なオープン606,607に格納されている。原 料容器をオープン内に格納することによって、原料の温 度を極めて安定に制御することができる。また、原料容 器604,605の出口には圧力調整バルブ608,6 0.9が設けられており、各原料容器内の圧力を制御でき 10 るようになっている。原料〇供給は、Arガスによる原 料のパブリングによって行う。純化装置610で純化さ れたAェガスは、マスフローコントローラ611,61 2で流量を制御されて、原料容器604,605内の原 料をパブリングする。気化した原料はAェガスで搬送さ れ、反応容器602の前段において〇」と混合された後 に、反応容器602内にシャワーノズル613を通して 導入される。反応容器内においてCVD反応が起とる。 と、ヒータ614で一定温度に保持されたサセプタ61 5に載置された基板表面にチタン酸ストロンチウムの薄

【0079】上記のCVDプロセスは、良好なステップ カバレッジと良好なペロプスカイト結晶構造を実現する ために以下の条件で行う。

【0080】Sr (DPM)、およびTiO (DPM) 、の温度を夫々 215℃および 140℃に保持し、またこれ ら原料を収容している原料容器604,605の内部圧 力は何れも 100 Torr に維持する。Sェのキャリアガス 流量は 300 sccm 。 Tiのキャリアガス流量は 35 sccm とする。この条件において基板に供給される各原料の量 M) が 50 mmol/m'となる。また、良好なステップ カバレッジを実現するために、SrおよびTiの成膜速 度が反応律速となるように 成膜温度は 420℃、成膜圧 力は 10 Torr、総流量は 500 sccm の条件でチタン酸ス トロンチウム膜のCDVを行う。

【0081】こうしてチタン酸ストロンチウム膜を成膜 した後、700℃の酸素雰囲気において常圧下でアニール を行なうことにより結晶化させる。こうして得られたチ タン酸ストロンチウム膜は良好なステップカバレッジを チップカバレッジを得るために反応律速でのCVDを行 40 有し しかも良好なペロブスカイト結晶構造を有してい る。また、上下電極として白金を用いて誘電率を評価し たところ。チタン酸ストロンチウムについて、膜厚 50 mmの試料では比誘電率が 200. 膜厚 25 nmの試料では比 誘電率 170という高い値が得られた。

【0082】実施例8

この実施例も 実施例7と同様 良好なステップカバレ →ジと共に、良好なペロプラカイト結晶構造を維持した 高誘電率キャバシタ絶縁膜を形成する態様に関する。

【6083】との実施例では、図19に示すCVD装置

cが、酸化剤条件に依存して変化する状況を示すグラ

【図5】反応律速条件でのCVDで高誘電体薄膜を形成 するときに、薄膜の表面の平滑性が劣化する状況を示す

【図6】チタン酸ストロンチウムの誘電率が組成依存性 を有することを示すグラフ。

【図7】原料ガス中のSr/(Sr+Ti)比が0.5 になるように原料を供給しながら、CVDによってチタ r/(Sr+Ti)比が成膜温度に依存して変化するこ とを示すグラフ。

【図8】この発明の実施例において誘電体薄膜の形成に 用いられる、化学気相成長装置の概略を示す図。

【図9】この発明の実施例において、薄膜を形成する以 前のSi基板の断面を示す図。

【図10】との発明の実施例において、図9に断面を示 すSi基板上に、反応律速条件でSrTiO,薄膜を形 成した後のSi基板の断面を示す図。

すSi基板上に、供給律速条件でSrTi〇,薄膜を形 成した後のSi基板の断面を示す図。

【図12】との発明の実施例において、比較のために、 図9に断面を示すSi基板上に、Ti原料としてTi (OC, H,)。を用い、供給律速条件でSrTiO, 薄膜を形成した後のSi基板の断面を示す図。

【図13】との発明の実施例で作製したBa、Sr、、 Ti〇、薄膜をキャパシタ絶縁膜として構成された、ト レンチキャパシタ構造を有するダイナミック・ランダム ・アクセス・メモリセルの断面を示す図。

【図 14】との発明の実施例で作製したBa、Sェ,,, TiO、薄膜をキャパシタ絶縁膜として構成された、ス米

* タックトキャパシタ構造を有するダイナミック・ランダ ム・アクセス・メモリセルの断面を示す図。

【図15】本発明の他の実施例を説明するために、DR AMセルの製造工程を順を追って示した断面図。

【図16】本発明の他の実施例を説明するために、DR AMセルの製造工程を順を追って示した断面図。

【図17】本発明の別の実施例を説明するために、DR AMセルの製造工程を順を追って示した断面図。


【図18】との発明の更に別の実施例において、誘電体 ン酸ストロンチウムを成膜したときに、堆積膜中にのS 10 薄膜の形成に用いられる化学気相成長装置の概略を示す

> 【図19】との発明の更に別の実施例において、誘電体 薄膜の形成に用いられる化学気相成長装置の概略を示す


【符号の説明】


101…反応容器、102,601…Si基板、103 …抵抗加熱ヒーター、104…熱電対、105, 16 1, 162…圧力検知器、106, 151, 152…圧 力調整バルブ、107…真空ポンプ、108…ゲートバ 【図11】との発明の実施例において、図9に断面を示 20 ルブ、111、112…原料充填容器、113…アルゴ ンガス供給管、114…原料ガス供給管、115,11 8…排出管、116…酸素ガス供給管、121,12 2, 123, 124, 125, 126…質量流量制御 器、131,132,133…バルブ、141,14 2, 143…流路切換え器、171, 172…原料加熱 オーブン、173…配管加熱オーブン201,202, 203, 204, 205, 206…SrTiO, 薄膜、 302…素子分離酸化膜、303…ゲート酸化膜、30 4…多結晶シリコンゲート電極、305…ソースおよび 30 ドレイン、306…酸化膜、307…Pt下部電極、3 08…Ba。45Sr。45TiO,蓄積容量膜、609… P:上部電極

【図1】




【図2】





408 P-Sub



Entgegenhaltung 5:

JP Pat.-Offenlegung Nr. 08-139043 vom 31.05.1996

Anmeldung Nr. 07-050104 vom 09.03.1995

"Innere" Priorität vom 16.09.1994, JP (Anm. Nr. 06-221446)

Anmelder: K.K. Toshiba, Kawasaki, JP

Titel: Verfahren zur Herstellung von Halbleitervorrichtungen

(Bemerkung:

Von der Anfertigung einer Übersetzung sehen wir ab, da diese Offenlegung zu der <u>US-PS 5,618,761</u> bzw. <u>DE-A 195 34 082</u> äquivalent ist.)